跳到主要内容

接口定义

导航栏

CAM576-B2B 通过 DF40C 系列板对板（B2B）连接器与底板连接。以下引脚定义来自阶段性原理图，资料尚未完全整理确认，可能存在调整；完整引脚定义与复用关系请以《CAM576-B2B_V10 原理图》为准，最终以实物和最终版原理图为准。

连接器​

连接器型号主要信号
J2DF40C-100DS-0.4V电源输入（待定）、控制、SDMMC0、ETH0/ETH1、LCDC/EBC、GPIO
J3DF40C-100DP-0.4VPCIe/SATA/USB3、MIPI CSI0/1/2、HDMI/eDP、USB2、音频、调试
J8DF40C-30DP-0.4VGPIO 扩展
建设中

当前仅适配完成核心板部分，底板还在设计开发中，资料仍在整理确认中。连接器引脚、接口电平、供电能力与连接器叠层方向均可能调整，最终以实物和最终版原理图为准。

电源与控制​

电源方案待定

核心板供电电压、电流能力与上电时序尚未最终确定，主要取决于底板设计。请勿直接套用其他产品的电源方案，最终以底板设计和最终版原理图为准。

J2 电源与控制引脚​

信号引脚说明
电源输入J2: 1 / 3 / 5 / 7 / 9、2 / 4 / 6 / 8由底板供电，电压/电流待定
GNDJ2: 10 ~ 17 等地
VDC_EXTJ2: 23外部电源检测
PWRON_LJ2: 19开机信号，低有效
RESET_LJ2: 29复位信号，低有效
PMIC_EXT_EN_OUTJ2: 31PMIC 外部使能输出

原理图中另有 VCCA_3V3_S0、VCC_3V3_S3、VCC_1V8_S3 等电源网络，是否引出及负载能力以最终原理图和底板设计为准。

调试与启动​

信号引脚说明
UART0_TX_M0_DEBUGJ3: 5调试串口 TX
UART0_RX_M0_DEBUGJ3: 3调试串口 RX
SARADC_IN0_BOOTJ3: 7BOOT 按键
SARADC_IN1_KEY/RECOVERYJ3: 9RECOVERY 按键
SARADC_IN3J3: 11ADC 输入
SARADC_IN4J3: 13ADC 输入
CLK_32K_IN / GPIO0_A2J3: 132.768kHz 时钟输入

调试串口电平与波特率以固件配置为准。

存储接口​

SDMMC0​

信号引脚
SDMMC0_D2J2: 45
SDMMC0_D3J2: 47
SDMMC0_CLKJ2: 49
SDMMC0_CMDJ2: 51
SDMMC0_D1J2: 53
SDMMC0_D0J2: 55
SDMMC0_PWRENJ2: 59
SDMMC0_DETNJ2: 61

支持 4-bit SD 卡接口。UFS 2.2 存储为板载器件。

以太网接口​

核心板引出 ETH0 / ETH1 RGMII 信号，以太网 PHY 需由底板提供/确定。

信号引脚
ETH1_RXD0_M0J2: 71
ETH1_RXD1_M0J2: 73
ETH1_RXCTL_M0J2: 75
ETH1_RXD3_M0J2: 77
ETH1_RXD2_M0J2: 79
ETH1_RXCLK_M0J2: 81
ETH1_TXD3_M0J2: 85
ETH1_TXCLK_M0J2: 87
ETH1_TXD2_M0J2: 89
ETH1_TXD1_M0J2: 91
ETH1_TXD0_M0J2: 93
ETH1_TXCTL_M0J2: 95
ETH1_MDC_M0J2: 97
ETH1_MDIO_M0J2: 99

ETH0 复用 J2 的 GPIO2 / GPIO3 等引脚，具体复用关系见原理图。

HDMI / 显示接口​

HDMI TX / eDP TX​

原理图仅包含 HDMI TX（输出），无 HDMI IN。

信号引脚
HDMI_TX_SBDN / EDP_TX_AUXNJ3: 79
HDMI_TX_SBDP / EDP_TX_AUXPJ3: 81
HDMI_TX_D3N / EDP_TX_D3NJ3: 83
HDMI_TX_D3P / EDP_TX_D3PJ3: 85
HDMI_TX_D0N / EDP_TX_D0NJ3: 87
HDMI_TX_D0P / EDP_TX_D0PJ3: 89
HDMI_TX_D1N / EDP_TX_D1NJ3: 91
HDMI_TX_D1P / EDP_TX_D1PJ3: 93
HDMI_TX_D2N / EDP_TX_D2NJ3: 95
HDMI_TX_D2P / EDP_TX_D2PJ3: 97

HDMI DDC / HPD / CEC 复用 J3: 15 ~ 21。

MIPI DSI​

MIPI DSI 支持 4-lane 输出，具体引脚见原理图。

RGB / EBC​

RGB LCDC 与 EBC 电子纸信号复用 J2 的 GPIO3 引脚（J2: 56 ~ 100），可用于并行 RGB 屏或电子纸。

CSI 接口​

MIPI CSI0​

信号引脚
MIPI_DPHY_CSI0_RX_D0PJ3: 57
MIPI_DPHY_CSI0_RX_D0NJ3: 59
MIPI_DPHY_CSI0_RX_D1PJ3: 61
MIPI_DPHY_CSI0_RX_D1NJ3: 63
MIPI_DPHY_CSI0_RX_CLKPJ3: 65
MIPI_DPHY_CSI0_RX_CLKNJ3: 67
MIPI_DPHY_CSI0_RX_D2PJ3: 69
MIPI_DPHY_CSI0_RX_D2NJ3: 71
MIPI_DPHY_CSI0_RX_D3PJ3: 73
MIPI_DPHY_CSI0_RX_D3NJ3: 75

MIPI CSI1 / CSI2​

信号引脚
CSI1_D2P / CSI2_D0PJ3: 78
CSI1_D2N / CSI2_D0NJ3: 80
CSI1_D3P / CSI2_D1PJ3: 82
CSI1_D3N / CSI2_D1NJ3: 84
CSI2_CLKPJ3: 86
CSI2_CLKNJ3: 88
CSI1_CLKPJ3: 90
CSI1_CLKNJ3: 92
CSI1_D1PJ3: 94
CSI1_D1NJ3: 96
CSI1_D0PJ3: 98
CSI1_D0NJ3: 100

CSI3 / CSI4 的 lane 复用关系见原理图。

CSI 时钟​

信号引脚
CAM_CLK0_OUTJ2: 73
CAM_CLK1_OUTJ2: 63
CAM_CLK2_OUTJ2: 65

USB 接口​

USB3 OTG0（支持 DP Alt Mode）​

信号引脚
DP_TX_AUXPJ3: 56
DP_TX_AUXNJ3: 58
USB3_OTG0_SSRX1P / DP_TX_D0PJ3: 60
USB3_OTG0_SSRX1N / DP_TX_D0NJ3: 62
USB3_OTG0_SSTX1P / DP_TX_D1PJ3: 64
USB3_OTG0_SSTX1N / DP_TX_D1NJ3: 66
USB3_OTG0_SSRX2P / DP_TX_D2PJ3: 68
USB3_OTG0_SSRX2N / DP_TX_D2NJ3: 70
USB3_OTG0_SSTX2P / DP_TX_D3PJ3: 72
USB3_OTG0_SSTX2N / DP_TX_D3NJ3: 74

USB2​

信号引脚
USB2_OTG0_VBUSDETJ3: 16
USB2_OTG0_IDJ3: 18
USB2_OTG0_DPJ3: 50
USB2_OTG0_DMJ3: 52
USB2_OTG1_DPJ3: 46
USB2_OTG1_DMJ3: 48

USB2 Host1 与 USB3 Host1 的引脚见原理图。VBUS、ID、保护与连接器方案需由底板提供/确定。

PCIe / SATA​

PCIe / SATA 的连接器、参考时钟与供电方案需由底板提供/确定。

PCIe0 / SATA0​

信号引脚
PCIE0_REFCLKNJ3: 29
PCIE0_REFCLKPJ3: 31
PCIE0_RXN / SATA0_RXNJ3: 33
PCIE0_RXP / SATA0_RXPJ3: 35
PCIE0_TXN / SATA0_TXNJ3: 37
PCIE0_TXP / SATA0_TXPJ3: 39

PCIe1 / SATA1 / USB3 Host1​

信号引脚
PCIE1_TXP / SATA1_TXP / USB3_HOST1_SSTXPJ3: 43
PCIE1_TXN / SATA1_TXN / USB3_HOST1_SSTXNJ3: 45
PCIE1_RXP / SATA1_RXP / USB3_HOST1_SSRXPJ3: 47
PCIE1_RXN / SATA1_RXN / USB3_HOST1_SSRXNJ3: 49
PCIE1_REFCLKPJ3: 51
PCIE1_REFCLKNJ3: 53

音频接口​

接口说明
SAI0J3: 20 ~ 34，支持 I2S / PCM / TDM
SAI1J3: 12 / 14，J2: 96
SAI3复用 J2 GPIO1 / GPIO3 引脚
SAI4J3: 8 / 10 / 19 / 23 / 25
PDM复用 J2 GPIO1 / GPIO2 引脚
SPDIFJ3: 4 / 6，J2: 63 / 65

GPIO 扩展​

J2 的 100Pin 与 J8 的 30Pin 引出 GPIO1 / GPIO2 / GPIO3 / GPIO4，可用于按键、LED、使能、中断等扩展。

注意

GPIO 电平由 VCCIO 域决定。原理图标注：VCCIO3 = 1.8V、VCCIO4 = 1.8V、VCCIO5 = 3.3V（最终电平以最新原理图为准），设计底板时请按对应电平域处理。

原理图​

完整引脚定义、复用关系与连接器叠层请参考《CAM576-B2B_V10 20260718 原理图》。